Intel da un paso más en la fabricación de procesadores ultragrandes La retícula es más grande que 12x. Gracias al uso de tecnología de embalaje avanzada. Ésta es una de las limitaciones más importantes que obstaculizan el desarrollo en esta dirección, por lo que se trata de un logro significativo.

Como muchos de nuestros lectores saben, los chips actuales no están fabricados a partir de una única pieza de silicio. El diseño de núcleo monolítico ya no existe; Hoy en día utilizamos diferentes chiplets o mosaicos de silicio que tienen diferentes funciones y tienen sus propios paquetes.y están interconectados entre sí mediante diferentes tecnologías de comunicación.

A todo lo anterior hay que sumarle también que estos pequeños chips o bloques Comparten el mismo material base y el mismo embalaje. Como dice Intel, hemos pasado de la era de «un gran chip» a un sistema de chips similar a un mosaico, lo que llamamos computación desagregada y heterogénea, donde cada chip está integrado en un bloque especializado y conectado a otros bloques para formar un paquete gigante.

Los sustratos y paquetes más grandes permiten la integración de más bloques de silicio, lo que da como resultado chips más grandes. El último logro de Intel en este sentido es Desde retícula 12x (12 x 240) hasta retícula 24x (240 x 240). Como podemos ver en el diagrama, esto nos permite duplicar el número de bloques (chilets de silicio) usando HLFF («very long package»).

Puede parecer sencillo al principio, pero no se trata sólo de utilizar un sustrato más grande y un paquete más grande. es necesario Además cuenta con todas las tecnologías de interconexión e integración. Bloques de silicio necesarios para que puedan comunicarse entre sí sin problemas.

En este sentido Intel no tiene nada de qué preocuparse porque ha utilizado La capa metálica del puente EMIB-T tiene solo 2 micras de espesor Alcanzar un ancho de banda de 64 Gb/s por canal, junto con conectores de cobre y ópticas empaquetadas, permite 448 GB/seg.

Afrontar el proceso de fabricación y Asegúrate de que sea económicamente viable.el equipo de ingeniería de Intel planteó la necesidad de agregar Canal de comunicación alternativo (redundancia) Ubicado al lado del canal activo. Por ejemplo, agregar tres o cuatro canales de repuesto a cada conjunto de 64 canales aumenta el rendimiento de paquetes de aproximadamente el 97 % a más del 99 %.

El diseño aborda otros desafíos importantes como Consumo, temperatura y envasado.. Para abordar el primer problema, Intel propone no utilizar una única placa fría de gran tamaño, sino una arquitectura de refrigeración basada en unidades modulares con zonas térmicas controladas de forma independiente y sensores integrados diseñados para escalar a más de 5 kW de capacidad de refrigeración por módulo.

En cuanto al encapsulado, la cuestión fundamental es la distancia máxima que puede recorrer el material de relleno base, que actualmente es de aprox. El EMIB es de 43 mm y el paquete estándar es de 22 mm. El caso es que al aumentar el tamaño de la retícula, este material de relleno tiene que alcanzar una mayor distancia, lo que supone un aumento de resistencias y holguras y complica la eliminación de burbujas de aire.

Para solucionar este problema, Intel partió de tres claves muy claras que operan en niveles Materiales, estrategias de dosificación y curado:

• Utilice materiales de relleno optimizados Al equilibrar el flujo y la confiabilidad, la menor viscosidad permite que los materiales fluyan directamente a mayores distancias sin sacrificar la integridad mecánica.
• Rediseñar la estrategia de asignación, Utilice dispensación multipunto en lugar de dispensación de borde. Esto mejora la cobertura y reduce la distancia efectiva del flujo.
• Proceso de curado optimizado para eliminar defectos. Qué sucede después de la asignación. Intel utiliza condiciones de curado optimizadas para eliminar los huecos, eliminando así los huecos en el paquete.

La fábrica de Intel en «Rio Rancho», Nuevo México, ha sido la encargada de investigar este nuevo desarrollo del gigante de los chips, y su objetivo es Validación de diseños de celosía 12x a corto plazo. No hace falta decir que este tipo de diseños grandes son para sus soluciones especializadas, la serie Intel Xeon.

Para obtener más información, consulte el artículo de Intel compartido en LinkedIn (es necesario registrarse).